英伟达统一NVHBM工艺：传三星将采用台积电3nm制造基底裸片
HBM产业传统生产分工出现重要变化。据韩国《首尔经济日报》10月18日援引业内消息人士报道，三星电子计划采用台积电3纳米工艺，制造英伟达下一代定制高带宽内存NVHBM的基底裸片。这是三星首次在HBM制造环节与台积电开展合作。
英伟达为保障产品性能一致性，已向三星电子、SK海力士、美光三家存储厂商提出统一规范，要求三家在NVHBM基底裸片制造环节均使用台积电3纳米工艺，核心DRAM裸片统一采用代号1c的第六代DRAM工艺。NVHBM是英伟达2026年8月发布的定制化HBM产品，基于HBM4E架构开发，将英伟达定制内存控制器集成至基底裸片内。
在此之前，三星对外供应的HBM产品均采用自主一站式生产模式，DRAM核心裸片与基底裸片全部由三星自有产线制造，其HBM4基底裸片使用三星自家4nm SF4工艺。报道显示，三星内部完成评估后接受了英伟达的工艺要求。不过三星并未改变其他HBM产品的生产策略，面向其他客户的标准HBM以及其余定制化HBM产品，基底裸片依旧保留内部自主生产方案。三星同时评估备选方案，若后续NVHBM订单需求超出台积电产能上限，将考虑启用自有产线生产该款基底裸片。
英伟达推动三家存储供应商统一基底裸片制造工艺，目的是消除不同厂商工艺差异带来的性能波动，减少多供应商方案下的产品验证工作量，让NVHBM在英伟达AI芯片平台上实现稳定、一致的运行表现。这一安排改变了HBM产业传统分工：以往存储原厂包揽HBM整套堆叠芯片制造，而NVHBM方案把基底逻辑裸片剥离出来，交由外部晶圆代工厂完成制造，存储厂商主要负责DRAM存储裸片生产与HBM堆叠封装工序。
对产业链而言，这一变化意味着台积电在HBM供应链中的角色从间接变为直接，3nm产能的稀缺性将进一步向AI存储环节传导。对存储原厂而言，基底裸片的外包削弱了一站式生产模式的完整性，但也降低了定制化HBM的工艺门槛与验证复杂度。对采购端而言，NVHBM的工艺统一有利于多供应商方案的一致性，但也意味着HBM的成本结构中将增加台积电3nm代工这一环，2027年HBM价格锚点在上移的同时，成本构成也更为复杂。涉及AI服务器与HBM相关采购的项目，需将基底裸片代工产能与3nm排期纳入供应风险评估，而非仅关注DRAM裸片与堆叠封装环节。
【免责声明】
① 本网所有自采资讯信息（含图片、视频）独家授权泓龙发布，未经允许不得转载或镜像；经授权转载应在授权范围内使用，并注明来源，例：“泓龙”、“作者：某某某”。 ② 本网部分内容转载自其他媒体及网站，并尽可能注明转载出处和作者，版权属于原媒体及作者所有。转载的目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。 ③ 如因作品内容、版权和其他问题需要同本网联系的，请在30日内进行。 ④ 本网资讯基于公开信息整理分析，仅供参考，不构成投资建议；情报存在时效性与口径差异，关键决策请以原厂正式文件与实测数据为准。
